最近几十年来，总线宽度已由以前的4位、8位提高到现在的32位、64位或更高，与此同时CPU的速度增长得更快，而作为现代计算机、通信和网络系统基础的总线速度却不能够按比率提升。在纯粹并行总线结构中，4位总线一般不会有问题，但64位总线可能就需要相当复杂的线路结构。

与此同时，宽并行总线中大量信号要做到同步也有一定的困难，尤其是那些信号随时有可能受噪声和干扰影响；传输数据需要很高的电流，这使地线反弹和噪声问题更加突出；线路的长度和阻抗也难于控制，此外宽的数据总线还要占用更多线路板空间。因此我们所面临的挑战就是要研究出一种新型可升级的有效高性能结构，使数字系统能够摆脱困境，走向未来。

为了解决这一难题，设计人员在打包内连的基础上开发出了一些完全不同的内部数据传输方案，如RapidIO、HyperTransport及高速PCI等，这些新技术依靠半导体材料技术发展如LVDS技术等缩小了芯片特性尺寸使速度加快，可望在未来市场上占有一席之地。

串行总线与开关光纤结构

近年来并行总线宽度在不断增加，而打包技术却朝着相反的方向发展，如128位并行连接可能变成8行字串行总线，当然线的数量虽然减少了但传送的数据与并行总线同样甚至还更多。串行传输技术是开关光纤结构的核心。

开关光纤结构技术已经成为一个专用的单向点到点连接概念，CPU的DataOut线总是作为输出，用单独的线通过不同的管脚将数据传到器件上。当两个器件需要单独通信时，它们通过之间的点到点连线来完成，如果有两个以上器件要通信，它们就连到一个公用开关上，这样就不会在所有器件分时共享进行通讯的并行总线上出现线路丢失的情况。

通常字串行总线传送的数据按照特定的协议或标准格式进行打包，打包方案中数据字不是作为连续的实体来传送，相反，它的内容分布在多个数据“包”中，通过串行连接来传输，然后在接收端再还原。通过内置查错和纠错功能，打包的数据更容易修改(字节的长度根据系统命令可以动态修改)，而且更可靠。

开关光纤结构将点到点和串行连接组合成一个集成的光纤开关和连接，节点可以通过多重冗余通路连接，以确保可靠性，并支持简单低成本升级需求。

设计与调试

在下一代通信系统中采用快速串行总线和开关光纤结构技术时，设计人员还面临一些新的挑战。对于很多工程师来说，字串行结构是一个新的东西，都不太熟悉，但为了使产品迅速投向市场，必须使用节串行结构来设计和验证他们的新产品。很明显，在观测复杂的打包协议内部大量数据的时候，需要有一种可以简化任务的设计、验证和调试工具。

使用打包数据传输也为调试带来新的课题，由于数据内容在多个数据包中分时传送，那么设计人员如何区分不同的运行周期呢？工程人员又怎样判断不同的位和上升/下降沿是否处于正确状态呢？怎样去触发一个特定的事件或字节呢？

下面将集中讨论RapidIO这种新型很有前途的串行/开关光纤结构和它的特性，以及新设计和调试解决方案。在RapidIO贸易协会推广下，这项新技术发展的势头很猛，同时也获得了一定的市场认可。

走近RapidIO

现在很多接口都需要一个专门的IC通过PCI总线连接到处理器上，不过以后它们很快会合并到一个含有多个接口的芯片上，即I/O处理芯片。这样做的好处是减少单独I/O总线，但同时迫切需求更快更先进的技术来代替旧的总线结构。

RapidIO就是针对这种需求应运而生的一种技术，它是一种开放式通信标准，在处理器、DSP器件、存储器件和其它系统内部元件中传递数据和控制信息。目前RapidIO标准定义了8行和16行两种规格传送打包的字符串数据。

在通信光纤中，RapidIO有两个方面用途，既可以用于带宽较窄的数据与控制传输或者单独用在带宽较宽的控制应用，又可以用来作为板上芯片与芯片之间的联系中枢。对于强调产品延时、可靠性及低成本的嵌入式和实时应用非常理想，更为重要的是，这种技术在PCI的寿命周期内可以与PCI共存。

互联性能

RapidIO技术将彻底改变数字系统的“机内互联”，将数据传输速率提高到10Gbps以上。设计人员在新的I/O芯片上可采用多个RapidIO端口，最大程度地利用光纤互联带来的好处，不再需要购买单独的专用开关芯片。

RapidIO各项性能都向前迈了一大步，比起现在的总线互联，它的总带宽提高了系统的性能，其低延迟多重信息优先级确保了重要传输能到达目的地。

RapidIO结构完全是可升级的，它支持多种系统拓扑结构，通信带宽可按附加器件数量成正比增加。在每个连接的数据传输通道中都有硬件错误诊断和纠正服务，因此它的可靠性是一致的。

此外，RapidIO同时也兼容现在的互联方案，尤其是PCI总线，对软件来说，它看起来像传统的微处理器和外设的总线。RapidIO非常灵活，它有三个层，分别是逻辑、传输及物理层，设计人员可以单独改动其中一层而不会影响到其它层。

测量挑战

显然，RapidIO和其它开关光纤技术将改变技术人员设计数字系统的习惯，而且也会影响工程人员验证和调试新设计的方法。他们将RapidIO端口设计到新产品中时要解决互换性问题，自然这也会引起人们的担忧：是否需要采用新的未经验证的工具和程序？学起来是不是很难？这样一来工作量又不是要加重了吗？

不过设计人员可以欣慰地看到，他们使用多年的数字设计工具可以通过设定满足RapidIO的需要。例如他们一直使用的泰克TLA700系列模块逻辑分析仪可以获得时钟速率，而且现在这种仪器工作频率达到8GHz。新的探测方案保留了快速、小振幅信号特性，确保能准确捕获RapidIO数据。

同样，对复杂打包RapidIO协议进行解码的功能强大支持工具也已露出端倪，它可以提供实时可视处理。支持工具是有效验证和调试RapidIO元件的关键，它们可以独自提供预先调好的触发设置，而且还有易于使用的分析和显示功能。从效果上看，这些支持工具将目前的高性能逻辑分析仪变成了RapidIO开发工具。

高速模拟测量是设计和验证过程中必不可少的一部分，这些测量包括抖动测量、脉冲图形测量等等，所有这些测试都在逻辑分析仪的测量范围之外。这时实时示波器可以填补这一空白，有些示波器可以接到逻辑分析仪上，这样可通过分析仪来触发，捕获的信号也是与时间相关的波形，可在逻辑分析仪上显示出来。

测量硬件

目前顶级逻辑分析仪和示波器都不需要改变基本模块结构就能够适应RapidIO的要求，在这些分析仪中，有好几种方法可以提供足够的信道、触发特性和灵活配置，一些重要的要求包括高分辨率时序分析、根据数据信道进行灵活的通道分配，以及对数据和帧通道的可编程极性设置。

在准备RapidIO测试/调试方案时，有几个关键的性能特征特别要注意：

. 探测工具。RapidIO使用的是快速小振幅LVDS技术，需要带宽比较宽的探头以便使信号进入逻辑分析仪或示波器时保留原样。在高密度低功率RapidIO电路中，探头的电容和物理尺寸都很重要，目前微型无转接器逻辑分析仪的差分探头的电容只有0.7pf，可以解决如此苛刻的测试难题(图1)。

此外探头心脏部分的SiGe半导体技术提供了很短的电子连接长度，也能减小探头对测试信号的影响。

2. 存储深度。采集打包数据时，可能要在相对少的SUT管脚上采集大量数据，而RapidIO的数据传输率使再大的存储器也会很快填满。目前已有逻辑分析仪内存高达64M，可以提供足够的容量来存储复杂事件，而且还可在事件前后再加一段时间。

3. 数字/模拟测量的结合。由于总线愈来愈复杂，我们不得不考虑模拟信号特征、符合标准的程度、协议细节和系统级结果，最好的解决方法是将逻辑分析仪、示波器和探测能力结合在一起。有了具备这些特征的工具再加上适当的支持软件，分析RapidIO总线的工作就和工程人员们用惯了的程序一样：触发、捕获、分析。

设置触发器和捕获打包数据每次数据采集都要从一个触发事件开始，但是像RapidIO这种新的打包互连技术对设计人员来说是一个挑战，它具有多级打包类型、符号、数据域和信号交换。要弄清楚这些类型，工程人员必须仔细钻研RapidIO规范，这样才能找到信息头分辨出每个数据包，然后再给逻辑分析仪的触发器定义标题和信息包内容。这是一项单调乏味的工作，敲入的每个键都要正确，不然的话会产生一些新的错误。

幸运的是好的RapidIO支持软件可以大大简化这一关键工作。图2是一种新型RapidIO支持工具的触发设置页面，这里用户可以从多种打包类型中进行选择，为传输和接收总线迅速输入打包内容细节，同时还可规定根据处理进行触发，包括数据包和接收控制符。

分解和显示

一旦获得了所需要的RapidIO数据，就要开始分解和分析的工作，这里支持工具包是解释打包指令意义的唯一有效方法。软件工具所显示的内容由三部分组成：信息包/控制符号摘要、信息包/控制符号域详细解码及原始数据。

通常设计人员都想更深入地了解板上处理器与RapidIO有关的传输和接收端情况，并同步显示出这些端口的数据。为了适应这一要求，全功能分解器可以提供控制符号解码和物理层每个域显示功能，也可对信息包进行解码并将物理层、传输层和逻辑协议层各个域显示出来，以及对传输和接收数据端口同时解码。

图3显示了采集数据的颜色代码，包括传输和接收的细节。在信息包/控制字摘要中，信息包的控制符号用颜色来区别，同时还可以区分出信息包请求和反应时信息交换和运行的状态。图3中蓝色背景上的黑色文字表示控制符号开始，绿色背景上的黑色文字表示信息包开始和延伸部分，蓝色文字表示逻辑层的域，红色文字表示传输层，绿色文字代表物理层。

根据逻辑分析仪配置和数据采集模块的不同，分解器除了将信息包与接收控制符联系起来外，还可将请求和反应信息包联系起来。此外，分解器允许使用人员将控制符号排除在协议解码器之外，当去除了嵌入在有用数据中的符号后，信息包的内容会更加清楚。

本文结论

RapidIO这种光纤开关结构几乎是每一个数字系统设计人员未来的方向，虽然这些新技术刚开始掌握起来会有一定的困难，但好的工具可以在信号采集、解码和分析信号流方面提供很大帮助。通过选择具有适当硬件性能和支持软件包的仪器，工程人员可以早日发现设计上的问题，满足未来对高性能通信系统的需求。